边界扫描技术在网络交换板硬件测试中的论文发表应用

　　边界扫描技术在网络交换板硬件测试中的论文发表应用

　　张倩 张昆 王立珂

　　（北方自动控制技术研究所，山西，太原 030006）

　　摘要：随着电路板集成度的提高，表面贴装器件的广泛使用，印制板层数的增加，使得对硬件电路板级测试越来越困难。边界扫描技术为芯片级、电路板级以及系统级测试提供了一套完整的标准化手段，可以较好地解决传统测试方法中使用万用表、示波器“探针”进行测试的不足；以网络交换板为原型，进行器件的导通测试，介绍边界扫描测试中在线导通测试的基本配置以及基本原理，经实验验证，利用边界扫描技术能准确定位故障，得到了预期结果。

　　关键词：硬件电路；板级测试；网络交换板；导通测试；边界扫描

　　中图分类号：TM133 文献标识码：A 文章编号

　　1引言

　　电路板中，器件的导通故障时不可避免。随着电路板集成度的提高、表面贴装器件尤其是球栅阵列（Ball Grid Array, BGA）封装器件的大量使用，导致电路板的密集度大大提高，测试探针的可达性大大降低，器件的导通测试存在较为严重的可以发表文章的网站。

　　边界扫描技术[1-2]是一种芯片级的测试方法，它可以较好地解决器件的导通测试问题，可以弥补传统测试手段的不足。其特点是采用无物理接触的“虚”导通方式，省去大量测试点，且简洁快速经济期刊。

　　2边界扫描技术

　　边界扫描技术是一种可测试结构技术，集成电路的内部“电子引脚”模拟传统的在线测试的物理引脚，对器件内部进行扫描测试[3]。

　　边界扫描技术中，芯片的每个IO端口被设置一个寄存器，所有的寄存器以串行的方式相连形成边界扫描通道。在进行边界扫描测试时，可以对器件的每个引脚进行控制和采样，达到测试器件的目的。

　　本文只进行器件的导通测试，只介绍边界扫描测试中在线导通测试的基本配置以及基本核心论文发表网原理。

　　边界扫描测试技术的实现主要由TAP控制器及相关的寄存器组成[4]，其结构如图1所示。

　　图1 边界扫描技术内部结构

　　2.1TAP控制器

　　TAP控制器的实质是一个状态机，可以根据操作指令的不同切换不同的状态。状态的切换发生在TCK的上升延，状态是否切换由TMS的逻辑电平决定。“TAP”控制器是一个时钟装置，TCK引脚提供时钟，在TCK和TMS的共同作用下，数据按位从TDI引脚输入，从TDO引脚输出。

　　2.2寄存器

　　边界扫描技术的实现离不开边界扫描寄存器、指令寄存器及旁路寄存器等。 边界扫描寄存器由锁存器和移位寄存器组成[5-7]，其主要作用是存储测试的激励数据和测试的响应数据。XILINX的VIRTEX5系列FPGA中，每个IO端口对应边界扫描寄存器的3位，其作用依次为输入、输出和使能。在TAP控制器的作用下，测试的激励数据会从TDI引脚传送到边界扫描寄存器并最终传送到TDO引脚。边界扫描寄存器中的激励数据和响应数据都可以锁存在FPGA的相应引脚上。

　　指令寄存器也由移位寄存器和锁存器组成。在TAP控制器的作用下，测试的指令从TDI引脚传送到指令寄存器并最终传送到TDO引脚。用于导通测试的指令有BYPASS和EXTEST两条。在输入BYPASS指令时，旁路寄存器连接到TDI和TDO之间；在EXTEST指令被锁定时，边界扫描寄存器连接在TDI和TDO之间。

　　旁路寄存器的作用是隔离多余的移位寄存器，使边界扫描技术获得最佳的扫描路径。

　　2.3 边界扫描技术进行导通测试的方法。

　　导通测试包括器件内的测试和器件之间的测试[8]。在网络交换板的硬件测试中，主要是采用边界扫描技术进行FPGA和SSRAM之间的导通测试[9-10]。在网络交换板中，FPGA和SSRAM之间不存在可接触的物理接触点，难以用传统的测试方法进行测试。若采用边界扫描测试技术，可以有效解决该部分的测试问题。FPGA和SSRAM均支持边界扫描技术，在理论上不存在测试盲点。

　　在TAP控制器的作用下，选用“EXTEST”指令，从TDI引脚输入测试指令及数据，从TDO引脚读出测试数据。根据输入数据及读出的测试结果，联系器件之间的连接关系，可判断是否存在开路、短路及串扰等故障[8]。

　　3 网络交换板中导通测试的技术难点

　　网络交换板的主体部分结构如图2所示：

　　图2 网络交换板主体结构

　　在网络交换板的硬件设计中，交换逻辑用XILINX公司的VIRTEX系列FPGA实现。基于应用的需求，网络交换模块接受到的数据包需要进行缓存，缓存的数据包再按照配置文件的设定，从对应的端口转发出去。SSRAM具有存取速度快的特点，且读写时较为简单，因此在实际的硬件设计中采用SSRAM作为数据的缓存空间，暂时存放待转发的数据。

　　在硬件设计中，FPGA与SSRAM之间是直接相连的。FPGA和SSRAM均为BGA封装，考虑到在地址总线、数据总线或控制总线设置测试点会对信号产生较大影响，无法设置相应的测试点。这样用传统的方法对这部分电路进行测试时，就碰到了困难。FPGA与SSRAM之间的数据传输出现故障时，无法很快地定位问题，从而导致整板功能瘫痪。

　　4、网络交换板导通测试的工作原理及实现

　　4.1 工作原理

　　网络交换板中的FPGA和SSRAM均支持边界扫描技术[11]，可以利用这两种芯片的这一特点，以灵活的方式进行FPGA和SSRAM的导通测试。FPGA和SSRAM组成一个“JTAG链”，在FPGA的相应引脚上增加激励信号，在SSRAM上的对应引脚上输出测试结果，在该芯片的输入引脚上捕获到。其过程如图3所示。

　　图3导通测试过程

　　导通测试过程：(1）将边界扫描的测试码以串行的方式按位移入，让测试码锁定在FPGA的引脚上。（2）FPGA的引脚上的测试代码作为激励信号影响SSRAM引脚，使SSRAM相应引脚产生电平的变化。（3）激励稳定后，TAP控制器进入捕获状态，在SSRAM的输入引脚上就可以捕获到从FPGA输出的测试码。（4）将测试结果与预先估计的结果相对比，即可判断导通是否存在故障。

　　4.2 测试方法的硬件结构

　　为进行网络交换板FPGA 和SSRAM 的导通测试，在原理图设计时，将FPGA 的TDO引脚连接到SSRAM 的TDI引脚，FPGA的TDI引脚和SSRAM的TDO引脚分别连接到对外的TDI接插件和TDO接插件上，从而形成“JTAG链”。FPGA 和SSRAM的TCK引脚和TMS引脚同时连接到对外的TCK接插件和TMS接插件上。这些接插件通过USB转并口的电缆与PC的USB口相连。通过运行PC上的测试软件，实现边界扫描技术的测试时序。

　　4.3测试方法的软件结构

　　（1）边界扫描数据库：数据库的内容主要包括芯片的边界扫描次序及输入输出特性，边界扫描命令码等。

　　（2）器件信息文件：主要内容包括器件的连接关系文件。

　　（3）测试码生成模块：根据不同的测试需求，需要提供不同的测试代码。根据测试要求以及测试算法生成不同的测试代码。

　　（4）驱动模块：测试中利用USB转并口的测试电缆，提供边界扫描对外接口的时序逻辑。PC端需要提供相应的驱动程序。

　　（5）结果分析模块：将测试的结果与预期结果相对比，分析是否存在故障，并给出简单直观的结果。

　　5 结束语

　　综上所述，本文中的测试方法利用边界扫描测试技术，测试网络交换板上传统测试方法不能够实现的测试，解决了网络交换板中相应硬件电路的测试技术难点。本文中的测试具有较普遍的适用性，稍为改动便可应用于其他相似硬件电路的测试，实现难度较小，测试结果较为理想。

　　参考文献

　　[1]李薇.边界扫描技术在板级可测性设计中的应用探索[J].《理论与算 法》,2016,05.

　　[2] 陈亮，胡善伟.边界扫描技术及其应用[J].《航空计算技术》,2009,01.

　　[3]罗涛，林明，邱卫东. 边界扫描结构的设计及仿 真[J]. 科学技术与工程，2011,11

　　刘九州，王建.边界扫描测试技术发展综述[J]光电与控制，2013，20 （2）

　　[4]高艳辉，赵蕙，肖铁军．基于IEEE1149.1标准的边界扫描控制器的设计 ［Ｊ］.计算机测量与控制，2010，18(11)

　　[5]韩向超.基于边界扫描技术的电路板测试方法研究 [D]．镇江：江苏科技大学，2010

　　[6]柳颖，马溧梅，张静.边界扫描技术在某导航雷达控制电路板测试与诊断中的研究运用[D].舰船电子工程，2013

　　[7]朱振军，林明，宋月丽.基于边界扫描技术的板级测试分析[D].电子设计工程，2012

　　[8]丛志红.基于边界扫描的模拟电路故障诊断.哈尔滨理工大学，2015

　　[9]吴雪涛.密码SOC芯片JTAG安全防护技术研究.解放军信息工程大学，2015

　　[10]陆云云.基于边界扫描技术实现电路板全面测试.国外电子测量技术，2016

　　[11]潘金海，颜学龙.基于1149.7标准的测试生成方法研究，计算机测量与控制，2016